AMD发布基于Zen 6架构的下一代EPYC处理器“Venice”

这里可以调整气泡内文字大小！滑动试试吧！ ×

12 px

26 px

在CES 2026展会期间，AMD揭晓了其下一代数据中心处理器EPYC（霄龙）“Venice”，该系列处理器基于全新的Zen 6架构，并且是全球首款采用台积电2nm工艺的数据中心CPU。AMD承诺，新一代EPYC“Venice”处理器将带来超过70%的性能与能效提升，同时线程密度也将增加30%以上，力求通过极致配置重新定义服务器性能的天花板。

深入分析“Venice”的核心构造发现，AMD对Zen 6C计算模块（CCD）进行了重点升级。每个Zen 6C CCD包含32个物理核心，相较于Zen 5C的16核配置直接翻倍。为此，单颗CCD的面积也显著增长，从前代的85mm²激增至约155mm²。尽管采用了更先进的台积电N2P工艺，但为了容纳更多核心及单模块128MB的L3缓存，芯片物理尺寸仍有所增大。全规格的“Venice”处理器将配备8个此类CCD，总计提供256个核心和1024MB的L3缓存。

除了计算核心的升级，“Venice”在IO Die（输入输出）架构上也采取了激进策略。不同于前代仅使用单颗426mm²的IO Die，“Venice”奢侈地搭载了两颗基于台积电N6工艺的巨大IO Die，每颗面积约375mm²，总IO面积高达750mm²。这一设计不仅集成了内存与PCIe控制器，还囊括了AI加速单元等IP模块，预示着AMD将大幅提升下一代平台的内存带宽与扩展能力，以满足AI数据中心对吞吐量的高需求。

在产品阵容方面，“Venice”将提供多种配置以适应不同场景。除了256核心的Zen 6C版本外，AMD还将推出基于标准Zen 6架构的192核心版本，该版本配备16个CCD，每CCD 12核，以及768MB的L3缓存。