AMD新专利：3D堆叠技术扩展至L2缓存，显著提升处理器性能

这里可以调整气泡内文字大小！滑动试试吧！ ×

12 px

26 px

科技媒体NeoWin于1月15日发布博文称，基于美国商标和专利局公示的清单，AMD获批了一项名为《均衡延迟堆叠缓存》的专利，该技术旨在将3D堆叠技术从现有的L3缓存扩展至L2缓存。L2缓存作为CPU内部的数据“中转站”，其容量和速度对处理器的响应效率有着直接影响。

与目前仅在三级缓存（L3/LLC）中使用堆叠技术的Ryzen X3D系列处理器不同，AMD的新技术通过垂直堆叠L2缓存，进一步降低了数据访问延迟，并显著提升了能效。专利文件中，AMD详细描述了实现这一目标的技术路径，计划利用硅通孔（TSV）或键合焊盘过孔（BPV）等连接技术，在堆叠的芯片之间建立垂直通信通道。

与传统设计不同，AMD此次选择将这些连接过孔布置在堆叠芯片的“几何中心”，这种对称且均衡的结构设计，不仅能缩短布线或管道级数，还能确保各层之间的数据访问时间保持一致，从而最大程度减少传输损耗。专利数据直观展示了该技术的潜在性能增益，以典型的1MB L2缓存为例，新设计能将访问所需的时钟周期从常规的14个减少至12个，这种幅度的优化在CPU架构设计领域属于重大突破。

回顾AMD的技术路线，其早在2021年便推出了基于L3缓存堆叠的3D V-Cache技术，并已迭代至第二代，近期更是在CES上发布了号称“全球最快游戏处理器”的Ryzen 7 9850X3D。不过，需要注意的是，该专利目前仍处于申请公示阶段，虽然理论预期令人振奋，但从专利申请到最终产品上市往往存在较长的转化周期，且实际性能表现可能受多种物理因素影响。